Investigadores de la Escuela de Ingeniería Tandon de la Universidad de Nueva York publicaron un artículo "Chip-Chat: desafíos y oportunidades en el diseño de hardware conversacional", respondiendo con experimentos: ¡Sí, ChatGPT es más poderoso!
Simplemente chateando con ChatGPT en inglés simple y natural, se hizo un chip de microprocesador. Lo que es más notable es que con la ayuda de ChatGPT, este componente de chip no solo está diseñado, sino que también puede fabricarse después de pruebas básicas.
"Este es un logro sin precedentes que puede acelerar el desarrollo de chips y permitir que personas sin habilidades técnicas especializadas diseñen chips", comentó la Universidad de Nueva York.
Entonces, ¿realmente se acerca la era de la "creación de núcleos" por parte de todo el pueblo? Aquí, también podríamos echar un vistazo a cómo lo hicieron los investigadores.
La aplicación de modelos grandes de IA, el campo del hardware va a la zaga del software
En el documento, los investigadores señalaron que el diseño de hardware moderno comienza con las especificaciones proporcionadas por el lenguaje natural, como los requisitos de documentos en inglés, y luego los ingenieros de hardware usan lenguajes de descripción de hardware (HDL) como Verilog para construir los requisitos con código para completar el diseño interno del chip y finalmente sintetizar en componentes del circuito.
Bueno, cuando se acerca la era de AIGC, como ChatGPT de OpenAI y Bard de Google afirman poder generar código, y muchos desarrolladores los han usado para crear un sitio web tras otro, pero el alcance actual de la aplicación se centra principalmente en el campo del software. ., si estas herramientas AIGC pueden reemplazar el trabajo de "traducción" (conversión de los requisitos del documento en código) de los ingenieros de hardware.
En base a esto, los investigadores utilizaron ocho puntos de referencia representativos para investigar las capacidades y limitaciones de los LLM de última generación al generar la escritura del propio lenguaje de descripción de hardware.
## Principios y reglas de la prueba
En el experimento, los investigadores utilizaron ChatGPT como un reconocedor de patrones (que actúa como un ser humano), que se puede convertir libremente en varios tipos de idiomas (oral, escrito). Al mismo tiempo, ChatGPT permite a los ingenieros de hardware omitir el etapa HDL.
El proceso de verificación general se muestra en la siguiente figura:
En detalle, primero, el ingeniero de hardware proporciona sugerencias iniciales para el modelo grande, le permite crear un modelo Verilog y luego proporciona información específica sobre la entrada y la salida. Finalmente, el ingeniero de hardware realiza una evaluación visual del diseño de salida para determinar si cumple con las especificaciones básicas de diseño.
Si un diseño no cumple con las especificaciones, se genera cinco veces más con el mismo aviso. Si aún no cumple con las especificaciones, falla.
Una vez escritos los diseños y casos de prueba, se compilan con Icarus Verilog (iverilog, una de las herramientas de implementación del lenguaje de descripción de hardware Verilog). Si la compilación es exitosa, se realiza la simulación. Si no se informan errores, el diseño pasa, No se requiere retroalimentación (NFN).
Si alguna de estas operaciones informa errores, se retroalimentan al modelo y se les pide que "proporcionen una solución", esto se conoce como Tool Feedback (TF). Si el mismo error o tipo de error ocurre tres veces, el usuario proporciona Comentarios humanos simples (SHF), generalmente indicando qué tipo de problema en Verilog causó el error (por ejemplo: error de sintaxis en una declaración).
Se proporciona una retroalimentación humana moderada (MHF) si el error persiste, y se proporciona información un poco más directa a la herramienta para identificar el error específico.
Si el error persiste, se proporciona Advanced Human Feedback (AHF), que se basa en señalar exactamente dónde está el error y cómo solucionarlo.
Una vez que el diseño se compila y simula, sin casos de prueba fallidos, se considera exitoso.
Pero si los comentarios de alto nivel no corrigen el error, o si el usuario necesita escribir cualquier código de Verilog para resolver el error, se considera que la prueba falló. La prueba también se considera fallida si la sesión supera los 25 mensajes, alcanzando el límite de tasa de OpenAI de mensajes ChatGPT-4 por 3 horas.
Bard y HuggingChat fallaron en la primera ronda de pruebas
En el experimento específico, los investigadores realizaron una prueba comparativa para un registro de desplazamiento de 8 bits.
Le piden al modelo grande que intente crear un modelo Verilog para un "nombre de prueba", luego proporcionan la especificación, definiendo los puertos de entrada y salida y cualquier otro detalle necesario, y luego le preguntan al modelo grande "¿Cómo escribiría un diseño para cumplir con estas especificaciones?
Al mismo tiempo, los investigadores también dejaron directamente que el modelo grande generara el diseño del banco de pruebas:
¿Puedes escribir un banco de pruebas Verilog para este diseño? El banco de pruebas debe tener capacidades de autocomprobación y poder usarse con iverilog para simulación y verificación. Si un caso de prueba falla, el banco de pruebas debe poder proporcionar suficiente información para que se pueda encontrar y resolver el error.
Además, los investigadores obtuvieron el contenido de salida basado en los cuatro grandes modelos de ChatGPT-4, ChatGPT-3.5, Bard y HuggingChat:
Los resultados finales mostraron que ambos modelos ChatGPT pudieron cumplir con las especificaciones y comenzó el proceso de diseño. Sin embargo, Bard y HuggingChat no cumplieron con los criterios iniciales de la especificación.
Aunque siguiendo el proceso de prueba mencionado anteriormente, los investigadores le pidieron al modelo grande que regenerara las respuestas cinco veces más según las indicaciones iniciales de Bard y HuggingChat, después de muchas rondas, ambos modelos fallaron. Entre ellos, Bard no puede cumplir con la especificación de diseño dada todo el tiempo, y la salida de Verilog de HuggingChat comienza a ser incorrecta después de la definición del módulo.
Dado el bajo rendimiento de Bard y HuggingChat en las indicaciones de referencia del desafío inicial, los investigadores decidieron continuar con pruebas completas solo en ChatGPT-4 y ChatGPT-3.5.
Competencia ChatGPT-4 y ChatGPT-3.5
La siguiente figura muestra los resultados de referencia de ChatGPT-4 y ChatGPT-3.5. Es obvio que el rendimiento de ChatGPT-3.5 es ligeramente peor que el de ChatGPT-4. Todas las conversaciones son incompatibles.
Por el contrario, ChatGPT-4 se desempeñó aún mejor, superando la mayoría de los puntos de referencia, la mayoría de los cuales solo requerían comentarios sobre la herramienta. En el diseño del banco de pruebas, sin embargo, aún se requiere la retroalimentación humana.
## ChatGPT-4 está emparejado con ingenieros de hardware para desarrollar chips juntos
Para explorar el potencial de LLM, los investigadores también combinaron ingenieros de diseño de hardware con ChatGPT-4 para diseñar un microprocesador basado en un acumulador de 8 bits.
El aviso inicial para ChatGPT-4 se ve así:
Hagamos juntos un nuevo diseño de microprocesador... Creo que debemos limitarnos a una arquitectura de acumulador de 8 bits, sin instrucciones de varios bytes. Siendo ese el caso, ¿cómo crees que deberíamos empezar?
Dadas las limitaciones de espacio, los investigadores buscaron un diseño tipo von Neumann utilizando 32 bytes de memoria (instrucciones y datos combinados).
Finalmente, ChatGPT-4 trabajó con ingenieros de hardware para diseñar una nueva arquitectura de microprocesador basada en un acumulador de 8 bits. El procesador se basa en un proceso Skywater de 130 nm, lo que significa que estos "Chip-Chats" implementan lo que creemos que es el primer HDL de salida de cinta del mundo escrito completamente por inteligencia artificial.
Ruta de datos basada en acumulador para el diseño de GPT-4 (dibujado por humanos)
En el documento, los investigadores concluyeron que ChatGPT-4 produjo un código de calidad relativamente alta, como lo demuestra el breve tiempo de validación. Teniendo en cuenta el límite de velocidad de ChatGPT-4 de 25 mensajes por 3 horas, el presupuesto de tiempo total para este diseño es de 22,8 horas de ChatGPT-4 (incluido el reinicio). La generación real de cada mensaje promedió unos 30 segundos: sin limitación de velocidad, todo el diseño podría haberse completado en <100 minutos, dependiendo del ingeniero humano. Aunque ChatGPT-4 generó el ensamblador de Python con relativa facilidad, fue difícil escribir los programas escritos para nuestro diseño y ChatGPT no escribió ningún programa de prueba significativo.
En general, los investigadores ejecutaron las 24 instrucciones en una serie integral de programas ensambladores escritos por humanos evaluados en simulación y simulación FPGA.
ChatGPT puede salvar el ciclo de desarrollo de chips
"Esta investigación ha producido lo que creemos que es el primer HDL completamente generado por IA para la fabricación de chips físicos", dijo el Dr. Hammond Pearce, profesor asistente de investigación en NYU Tandon y miembro del equipo de investigación. "Algunos modelos de inteligencia artificial, como ChatGPT de OpenAI y Bard de Google, pueden generar código de software en diferentes lenguajes de programación, pero su uso en el diseño de hardware no se ha estudiado ampliamente. Este estudio muestra que la IA también puede beneficiar la fabricación de hardware, especialmente cuando se trata de utilizado en una conversación que puede pasar de un lado a otro para refinar el diseño ".
Sin embargo, en el camino, los investigadores también deben probar y abordar las consideraciones de seguridad involucradas en el uso de IA para el diseño de chips.
En general, aunque ChatGPT no es una herramienta de software automatizada específicamente para el campo del hardware, puede convertirse en una herramienta auxiliar de EDA y ayudar a los diseñadores de EDA a reducir en gran medida el umbral de conocimiento.
Los investigadores también dicen que si se implementan en un entorno real, el uso de modelos LLM en la fabricación de chips podría reducir el error humano durante la conversión de HDL, ayudar a mejorar la productividad, reducir el tiempo de diseño y el tiempo de comercialización y permitir diseños más creativos. . De hecho, solo por esto, ChatGPT es digno de ser utilizado por ingenieros de hardware para participar en más intentos y exploraciones en el campo del hardware.
Para obtener un proceso de prueba más detallado, consulte el artículo:
referencia:
Ver originales
El contenido es solo de referencia, no una solicitud u oferta. No se proporciona asesoramiento fiscal, legal ni de inversión. Consulte el Descargo de responsabilidad para obtener más información sobre los riesgos.
ChatGPT también se puede usar para hacer núcleos, ¿solo habla inglés? !
Organizar | Tu Min
Listado | CSDN (ID: CSDNnews)
¿Es ChatGPT realmente tan increíble?
Investigadores de la Escuela de Ingeniería Tandon de la Universidad de Nueva York publicaron un artículo "Chip-Chat: desafíos y oportunidades en el diseño de hardware conversacional", respondiendo con experimentos: ¡Sí, ChatGPT es más poderoso!
Simplemente chateando con ChatGPT en inglés simple y natural, se hizo un chip de microprocesador. Lo que es más notable es que con la ayuda de ChatGPT, este componente de chip no solo está diseñado, sino que también puede fabricarse después de pruebas básicas.
Entonces, ¿realmente se acerca la era de la "creación de núcleos" por parte de todo el pueblo? Aquí, también podríamos echar un vistazo a cómo lo hicieron los investigadores.
La aplicación de modelos grandes de IA, el campo del hardware va a la zaga del software
En el documento, los investigadores señalaron que el diseño de hardware moderno comienza con las especificaciones proporcionadas por el lenguaje natural, como los requisitos de documentos en inglés, y luego los ingenieros de hardware usan lenguajes de descripción de hardware (HDL) como Verilog para construir los requisitos con código para completar el diseño interno del chip y finalmente sintetizar en componentes del circuito.
Bueno, cuando se acerca la era de AIGC, como ChatGPT de OpenAI y Bard de Google afirman poder generar código, y muchos desarrolladores los han usado para crear un sitio web tras otro, pero el alcance actual de la aplicación se centra principalmente en el campo del software. ., si estas herramientas AIGC pueden reemplazar el trabajo de "traducción" (conversión de los requisitos del documento en código) de los ingenieros de hardware.
En base a esto, los investigadores utilizaron ocho puntos de referencia representativos para investigar las capacidades y limitaciones de los LLM de última generación al generar la escritura del propio lenguaje de descripción de hardware.
En el experimento, los investigadores utilizaron ChatGPT como un reconocedor de patrones (que actúa como un ser humano), que se puede convertir libremente en varios tipos de idiomas (oral, escrito). Al mismo tiempo, ChatGPT permite a los ingenieros de hardware omitir el etapa HDL.
El proceso de verificación general se muestra en la siguiente figura:
Si un diseño no cumple con las especificaciones, se genera cinco veces más con el mismo aviso. Si aún no cumple con las especificaciones, falla.
Una vez escritos los diseños y casos de prueba, se compilan con Icarus Verilog (iverilog, una de las herramientas de implementación del lenguaje de descripción de hardware Verilog). Si la compilación es exitosa, se realiza la simulación. Si no se informan errores, el diseño pasa, No se requiere retroalimentación (NFN).
Si alguna de estas operaciones informa errores, se retroalimentan al modelo y se les pide que "proporcionen una solución", esto se conoce como Tool Feedback (TF). Si el mismo error o tipo de error ocurre tres veces, el usuario proporciona Comentarios humanos simples (SHF), generalmente indicando qué tipo de problema en Verilog causó el error (por ejemplo: error de sintaxis en una declaración).
Se proporciona una retroalimentación humana moderada (MHF) si el error persiste, y se proporciona información un poco más directa a la herramienta para identificar el error específico.
Si el error persiste, se proporciona Advanced Human Feedback (AHF), que se basa en señalar exactamente dónde está el error y cómo solucionarlo.
Una vez que el diseño se compila y simula, sin casos de prueba fallidos, se considera exitoso.
Pero si los comentarios de alto nivel no corrigen el error, o si el usuario necesita escribir cualquier código de Verilog para resolver el error, se considera que la prueba falló. La prueba también se considera fallida si la sesión supera los 25 mensajes, alcanzando el límite de tasa de OpenAI de mensajes ChatGPT-4 por 3 horas.
Bard y HuggingChat fallaron en la primera ronda de pruebas
En el experimento específico, los investigadores realizaron una prueba comparativa para un registro de desplazamiento de 8 bits.
Le piden al modelo grande que intente crear un modelo Verilog para un "nombre de prueba", luego proporcionan la especificación, definiendo los puertos de entrada y salida y cualquier otro detalle necesario, y luego le preguntan al modelo grande "¿Cómo escribiría un diseño para cumplir con estas especificaciones?
¿Puedes escribir un banco de pruebas Verilog para este diseño? El banco de pruebas debe tener capacidades de autocomprobación y poder usarse con iverilog para simulación y verificación. Si un caso de prueba falla, el banco de pruebas debe poder proporcionar suficiente información para que se pueda encontrar y resolver el error.
Dado el bajo rendimiento de Bard y HuggingChat en las indicaciones de referencia del desafío inicial, los investigadores decidieron continuar con pruebas completas solo en ChatGPT-4 y ChatGPT-3.5.
Competencia ChatGPT-4 y ChatGPT-3.5
La siguiente figura muestra los resultados de referencia de ChatGPT-4 y ChatGPT-3.5. Es obvio que el rendimiento de ChatGPT-3.5 es ligeramente peor que el de ChatGPT-4. Todas las conversaciones son incompatibles.
Por el contrario, ChatGPT-4 se desempeñó aún mejor, superando la mayoría de los puntos de referencia, la mayoría de los cuales solo requerían comentarios sobre la herramienta. En el diseño del banco de pruebas, sin embargo, aún se requiere la retroalimentación humana.
Para explorar el potencial de LLM, los investigadores también combinaron ingenieros de diseño de hardware con ChatGPT-4 para diseñar un microprocesador basado en un acumulador de 8 bits.
El aviso inicial para ChatGPT-4 se ve así:
Hagamos juntos un nuevo diseño de microprocesador... Creo que debemos limitarnos a una arquitectura de acumulador de 8 bits, sin instrucciones de varios bytes. Siendo ese el caso, ¿cómo crees que deberíamos empezar?
Finalmente, ChatGPT-4 trabajó con ingenieros de hardware para diseñar una nueva arquitectura de microprocesador basada en un acumulador de 8 bits. El procesador se basa en un proceso Skywater de 130 nm, lo que significa que estos "Chip-Chats" implementan lo que creemos que es el primer HDL de salida de cinta del mundo escrito completamente por inteligencia artificial.
En el documento, los investigadores concluyeron que ChatGPT-4 produjo un código de calidad relativamente alta, como lo demuestra el breve tiempo de validación. Teniendo en cuenta el límite de velocidad de ChatGPT-4 de 25 mensajes por 3 horas, el presupuesto de tiempo total para este diseño es de 22,8 horas de ChatGPT-4 (incluido el reinicio). La generación real de cada mensaje promedió unos 30 segundos: sin limitación de velocidad, todo el diseño podría haberse completado en <100 minutos, dependiendo del ingeniero humano. Aunque ChatGPT-4 generó el ensamblador de Python con relativa facilidad, fue difícil escribir los programas escritos para nuestro diseño y ChatGPT no escribió ningún programa de prueba significativo.
En general, los investigadores ejecutaron las 24 instrucciones en una serie integral de programas ensambladores escritos por humanos evaluados en simulación y simulación FPGA.
ChatGPT puede salvar el ciclo de desarrollo de chips
"Esta investigación ha producido lo que creemos que es el primer HDL completamente generado por IA para la fabricación de chips físicos", dijo el Dr. Hammond Pearce, profesor asistente de investigación en NYU Tandon y miembro del equipo de investigación. "Algunos modelos de inteligencia artificial, como ChatGPT de OpenAI y Bard de Google, pueden generar código de software en diferentes lenguajes de programación, pero su uso en el diseño de hardware no se ha estudiado ampliamente. Este estudio muestra que la IA también puede beneficiar la fabricación de hardware, especialmente cuando se trata de utilizado en una conversación que puede pasar de un lado a otro para refinar el diseño ".
Sin embargo, en el camino, los investigadores también deben probar y abordar las consideraciones de seguridad involucradas en el uso de IA para el diseño de chips.
En general, aunque ChatGPT no es una herramienta de software automatizada específicamente para el campo del hardware, puede convertirse en una herramienta auxiliar de EDA y ayudar a los diseñadores de EDA a reducir en gran medida el umbral de conocimiento.
Los investigadores también dicen que si se implementan en un entorno real, el uso de modelos LLM en la fabricación de chips podría reducir el error humano durante la conversión de HDL, ayudar a mejorar la productividad, reducir el tiempo de diseño y el tiempo de comercialización y permitir diseños más creativos. . De hecho, solo por esto, ChatGPT es digno de ser utilizado por ingenieros de hardware para participar en más intentos y exploraciones en el campo del hardware.
Para obtener un proceso de prueba más detallado, consulte el artículo:
referencia: